

Patent Number:

JP55012571

Publication date:

1980-01-29

Inventor(s):

**SERIZAWA TSUGUHITO** 

Applicant(s)::

**FUJITSU LTD** 

Requested Patent:

JP55012571

Application Number: JP19780085444 19780713

Priority Number(s):

IPC Classification:

G11C7/00

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To increase the mounting density of memory elements by enabling to use the memory element having a given bit width to the signal smaller in bit width, through the data latch depending on the section of the memory element.

CONSTITUTION: The system consists of the memory element 1 having a plurality of sections, writein/readout multiplexers 2-0 to 2-3 provided according to each section of the element 1, write-in data selection multiplexers 3-1 to 3-3, latch unit 4 storing the output of the element 1 as section, and multiplexer 5 reading out the output of the unit 4 by one bit. Further, when the serial data is writtern in the element 1, the data recorded in the corresponding address of each section is read out and stored once in the unit 4, rewriting-in is made except the section written in each data, and when the parallel data recorded is read in as the serial data, the multiplexer 5 is controlled with the section selection signal for the stored data to sequentially read out each section.

Data supplied from the esp@cenet database - 12

## (B) 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭55-12571

⑤Int. Cl.³G 11 C 7/00

識別記号

庁内整理番号 6913-5B 砂公開 昭和55年(1980)1月29日

発明の数 1 審査請求 未請求

(全 5 頁)

砂記憶素子の制御方式

@特

願 昭53--85444

②出 額 昭53(1978)7月13日

⑩発 明 者 芹沢亜人

川崎市中原区上小田中1015番地 富士通株式会社内

願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂復代 理人 弁理士 山谷晧栄

明 福 書

1発明の名称

記憶素子の制御方式

## 2. 特許請求の範囲

用信号により1 ビット読み出し用マルチプレクサを制御して、上記複数の区分を順次選択し、シリアルデータとして出力するように構成したことを 特徴とする記憶素子の制御方式。

### 3.発明の詳細な説明

本発明は、記憶素子の創御方式に関し、特にピット幅の決められた記憶素子をそれよりも小さなピット編の記憶素子として制御可能な方式を提供

例えば、CRT 表示器やテレタイプにはシリア

特間 昭55-12571(2)

ルに処理されたアータが使用され、またペーパー チープリメーなどではペラレルに処理されたデー タが使用されるので、韓末裔のインターフェイス に使用される記憶素子等においては、小容量のも のでよいが、パタレル処理されたデータとシリア ル処理されたデータの両方に対処できるものが望 まれる。従来では、とのような場合には、ペラレ ル処理用のデータに対する記憶業子とシリアル処 理用のデータに対する記憶素子はそれぞれ別像の ものを使用していたので、記憶素子の実装密度が 低い欠点があつた。もしも上記した如く、パラレ ル処理されたデータと、シリアル処理されたデー **ょの両方に利用できる記憶条子の制御方式が得ら** れるならば、従来の如く別個のものを使用する心 要もなく、記憶集子の実装密度は、はるかに向上 されるととになる。

本発明は、特にピット艦のきめられた記憶業子 を該ピット幅よりも小さなピット幅の記憶業子と しても利用できる如く構成して、このようなペラ レル処理されたデータにもシリアル処理されたデ

ータにも使用できる記憶業子の制御方式を提供す ることを目的とするものであつて、復数の区分に わかれている記憶君子と、敵記憶君子の上記複数 の区分にそれぞれ対応して設けられた書き込み/ 再書き込み用マルチプレクサと、書き込みプータ 終択用マルチプレクサと、上記記憶業子の出力を 上記複数の区分に分けて保持するラッチ要置と、 抜ラッチ 装置の出力を 1 ピットづつ読み出す 1 ピ ット読み出し用マルチプレクサを具備し、シリア ルデータを上記記憶装子に書き込む場合は、書き 込みに際して上記複数の区分の幽獣番地に記録さ れたデータを読出して上記ラッチ装置に一度保持 割させ、上記ラツチ装置に保持された各データを、 書き込まれた区分を除き再書き込みする如く構成 するとともに、配録されたパラレルデータをシリ アルデータとして読むときには、上記ラッチ装置 に保持されたデータを、区分選択用信号により1 ピット読み出し用マルチプレクサを制御して上記 複数の区分を順次選択 して読み出し、シリアルデ - メとして出力するよりに構成したととを特徴と

**するものである。** 

以下、本発明の一実施例を、第1図及び第2図 について説明する。第1回(1)は本発明の一実施例 を具体的に説明した回路図、何はアドレス情報を 示し、19はその一部に印加する制御信号を発生す る信号発生部分の説明図、第2回は1ピットデー タ書き込み時の各部のパルス発生状態と4ピツト ゲータ書き込み時との記憶者子ピジイ信号発生部 を示すものである。図中、1は記憶素子で区分・ 1-0,1-1.1-2,1-3 の4区分で帯成されて かり、2~0,2~1,2~2,2~3 はそれぞれ書き 込み/再書き込みマルチプレクサ、3-1,3-2, 3-3は書き込みデータ選択マルチプレクサ、4 はラッチ回路、Sはピット航み出し用マルチプレ シブ クサ、6.7 はアンドゲート、8 はスリーステー トゲート、DI-0,DI-1,DI-2,DI-3 位入 嫦子、9はデコーダ、10.11はフリップフロ ップ、12はマルチプレクサ、13はインパー外 1 4 はアンドゲートである。"

まず、データがパラレルピントの形で入出力さ れる記憶素子が使用されている状態で、より少な いヒットデータで入出力を行なり場合について、 例えば4ピツト幅メモリを1ピツトとして入力す る場合について、第1図にもとづき説明する。

第1図句において、配位案子1は1K×4ビット の構成をもち単一のチップセレクトCBによつて選 択されるが、内部構成はいわば 1 K×1の 4 個の配 億区分 1-0,1-1,1-2,1-5で構成されていると 考えてよい。そして周知の如く、入力増子 DI-0. DI-1.DI-2.DI-3 に夫々データが印加され たとき、記憶衆子1の対応区分1-0.1-1.1-2,1-3に4ピットのパラレルデータとして入力される。 4.K×1ピット記憶素子として使用し、1ピッ トのシリーメデータを入力する場合。

いま、上記の如く構成された18×4 ピントの 配位案子1に1ピットのシリースデータを区分 1-0に昔を込む場合について説明する。との場 合には、まず、第1図印で示す如く、ピット人の 乃竜 A。 により指定された当故者を込むべきアド

特開 昭55-12571(3)

レスの内容、即ち各区分1-0乃至1-3内の夫々ピット Ao 乃至 Ao で相定されるアドレスの情報を、一旦、ラッチ回路4に読み取る。そして餃ラッチ回路4により読み取られた情報は、書き込みノ再書き込みマルチプレクサ2-0乃至2-3の一方の入力端子に伝送される。

DI-0からの入力信号を出力し、それ以外の上記マルチプレクサ2-1万至2-3は書き込みデータ選択マルチプレクサ3-1万至3-3からの入力信号を出力する。そして上記制御端子C-0万至C-3に論理「1」が印加されるときは、ラッチ回路4から伝達される信号を出力するように構成されている。

れ、他の制御囃子でx 乃至でs には論理「0」が印 勿される。

したがつて、いま1ビットのシリーメデータを入力端子DI-0に印加して、区分1-0に記録する場合には、制御端子A-1及びB-1に論理「1」が印加され、上位ビットA10及びA11により選択された区分1-0に対する制御端子で、にのみ論理「1」が印加され、他の制御端子で、にのみ論理「1」が印加され、他の制御の制造では、カカ端子DI-0に伝達された上記1ビットのシリーメデータは、区分1-0の所定のアドレスには、ラッチ回路4により読み取られていたデータが再びストでされ、以前のデータがそのまま環る形になる。

(2) 1 R × 4 ピット記憶業子として、 4 ピットの パラレルデータを入力する場合

4 ピットのパラレルデータを入力する場合には、 制御端子 A - 1 及び B - 1 に論理「0」を印加す れば、書き込みデータ選択マルチプレクサ 3 - 1 乃 至 3 - 3 及び書き込み/再書き込みマルチプレ クサ 2 - 0 乃 至 2 - 3 は、入力増子 D I - 0 , D I -1 , D I - 2 及び D I - 3 に印加された信号をそのま ま記憶素子1 の各区分1 - 0 乃至1 - 3 に伝達し 通常のパラレル 4 ピット用記憶素子と全く同様に 使用できる。

次に、とのように配像されたデータを飲み出す 場合について説明する。

(3) 4 ピットのパラレル情報を11ピットのシリーメデータとして読み出す場合

スラレル&ビットで記憶されているデータを1 ビットデータとして読み出すときは、まず読み出してきないというです。 として読み出すをもうッチ回路 4 に保持させる。そしてこの保持した情報をピット読出し用マルチプレクサ 5 により読み出す。 1 ピットデータとして読み出す場合、アンドゲートの及び7の共通制御子アートの、下の他の入力増える。 記憶者子1の区分1-0万至1-3を表れ

1年期 - 昭55-12571(4)

(5) 4ピットのパラレルデータをそのまま読み出 す場合

また、パラレルもピットデータとして記憶されたデータを、そのままのパラレルデークのままのパラレルが一トの及いでは、な出するには、アンドリートの及びれば、アンドリートの力が、では、アンドリーのは、アンドリーのでは、アンドがあり、では、アンドがあり、では、アンドリーのでは、出力な子のでは、出力な子のでは、出力な子のでは、出力な子のでは、出力な子のでは、出力な子のでは、出力な子のでは、出力な子のでは、よりによりによりによりによりによりによりによりによりによりには、アンドータを読み取ることができる。

上記した如く、本発明では、1ビットデータが書き込まれる場合には、一旦各区分のデータをラッチ回路4に保持させ、それから再書き込みを行うので、通常の倍のサイクルが必要であり、その間記憶業子1に他からアクセスすることが停止される。

する A10 と A11 の 2 つのビットを印加し、最初に区分 1 - 0 に対する記憶情報を保持したラッチ部を読み出して出力端子 DT-0に 伝達し、次に区分1 - 1 に対する選択を行つてそのラッチ部の記憶情報を読み出し、更に同様にして、区分 1 - 2 に対する記憶情報を読み出し、最後に区分 1 - 3 に対する記憶情報を読み出す。 このよりにしてパラレルビットで記憶されたデータを1 ビットデータとして出力端子 DT-0より得ることができる。

(4) 1ビットのシリーズデータとして記憶された データをそのまま読み出す場合

制御端子 D - 1 に論理「1」を印加し、区分割 択用のピット A 10 及 A 11 を アンドゲート 6 及び 7 に印加する。したがつて脱み出すべき 酸データの 配値された区分 1 - 0 乃至 1 - 3 を、 アンドゲー ト 6 及び 7 か らの 信号に もとづき、 ピット読み出 し用マルチプレクサ 5 で選択することにより、 出 力端子 DT-0か ら外部に 1 ピットデータとして伝 達することができる。

即ち、第2図flの如き、書き込指示信号WBが、 第2図向に示す端子 B。 に印加されると、フリッ プフロップ10は該第2図(p)図示の点Aに第2図 **们に示すペルスを生じ、このペルスをフリップフ** ロップ11とアンドゲート14に印加する。1ビ ツトデータを書き込む場合には、制御増子 81 及 ぴぽ。 には論理「1」 が印加されているので、ア ンドゲート14は論理「1」を出力し、記憶案子 1の使用停止を裝すMBM BUSY 信号を生ずる。 次のクロック CLR Ks が印加されると、フリップ フロップ11が論理「1」 を生じ、第2図(1)図示 の点 B に 第 2 図 分 に 示す ペルス を 生じる。 そして マルチプレクサ12からこのBのペルスがアンド ゲート14に印加されるので、数アンドゲート。 14は引続いてMRM BUSY 信号を出力する。そ してラッチ回路4に保持されたデータは、このペ ルスBの間に於て記憶索子1に再書き込みが行わ れるものである。

一以上の説明においては、1 個の配位素子を使用 した例について説明したが、記憶容量を大きくす るために複数の配位素子を使用する場合には、スリーステートゲート8の如き、各複数の配位素子間を遮断する機能を有する素子を設けることが必要である。この場合、選択された配位素子のスリーステートゲート8にチップ選択信号 CB を印加することにより、特定の配位素子を選択することができる。

以上説明した如く、本発明によれば、ピット幅の決められた記憶案子をそれよりもピット幅の小な記憶案子として利用可能になり非常に記憶案子の実装密度を非常に高めることができる。即ち、本発明によれば、ピット用の案子をよどット用にも書き込むことができ、またよどットとして書き込まれたデータをよピットデータとして読むことも可能になり、端末器のインタースイスに使用するのに非常に便利な記憶案子を得ることができる。

4.図面の簡単な説明

第1回は本発明の一実施例を示するので付け金



体的な回路図、向はアドレス情報、付は一部の制御信号発生部の回路図、第2図付は1ピットデータを書き込む場合の各パルスの状態関係を示すものであり、同図向は M E M B U S Y 信号発生部を示すものである。

図中、1は記憶案子、2-0乃至2-3は書き 込み/再客を込みマルチプレクサ、3-1乃至 3-3は客を込みデータ選択マルチプレクサ、4 はラッチ回路、5はピット既み出し用マルチプレ クサ、6・7はアンドゲート、8はスリーステートゲート、DI-0乃至DI-3 は入力端子、 りT-0乃至DT-3 は出力端子、9はデコーダ、 10・11はフリップフロップ、12はマルチプレ クサ、13はインバータ、14はアンドゲートを それぞれ示す。

特許出願人 富士通株式会社

復代理人弁理士 山 谷 略 榮





